# 進出力の記述方法

安岡貴志



HDLで回路を記述できるようになったばかりで、これからテ ストベンチを書こうとしている方を対象とした連載の第4回で ある. 前回までは波形での検証結果確認を前提に、基本的なテ ストベンチの作成方法を解説した. 今回は、波形の目視に頼ら ない検証結果の確認方法として、標準出力の記述方法を解説 する. (筆者)

標準出力とは,処理結果を文字列で出力するものと考え てください. UNIX やLinux などのターミナル上でシミュ レーションを実行しているのあれば, そのターミナル(図 1(a)]です.シミュレーション・ツールで専用ウィンドウ を表示しているのであれば、その中でログなどが表示され るウィンドウ(図1(b))です.

# 1. 標準出力の書き方

# Verilog HDL

Verilog HDL でテキストを出力するためには,システ ム・タスク \$display を使います.

図2(a)に \$display の書式を示します.かっこの中に書 かれた信号の値や,ダブル・クォーテーション("")の中に 書かれた文字列を標準出力に表示します.シミュレーショ ン中にこのタスクが実行されると, その時点の信号の値と ダブル・クォーテーションの中の文字列が標準出力に表示 されます.

**図2(b)**に \$display の記述例と表示例を示します.


ダブル・クォーテーションの中の文字列の中に % とそれ に続く1文字)が含まれると,文字列に続く信号名の値 が、% とそれに続く1文字)と置き換えられて表示されま す[図2(c)].

\$display は, initial 文や always 文の中で使います [ 図2(d)]. また,ダブル・クォーテーションの中では,特 殊文字を使うことができます[図2(e)].


# **■** VHDL

#### ● line 変数

VHDL でテキストを入力したり、出力したりするために



(a) UNIXやLinuxのターミナルのイメージ



(b) シミュレータ専用ウィンドウのイメージ

### 図1 標準出力

標準出力は, UNIX や Linux などのターミナル上でシミュレーションを実行 していれば、そのターミナル、シミュレーション・ツールで専用ウィンドウ を表示していれば,その中でログなどが表示されるウィンドウになる.

KeyWord

テストベンチ,テスト入力,絶対時間,相対時間,fork,wait, after, assert 文, エンコーダ, for 文

```
$display(信号名)
$display(信号名,信号名,···);
```

(a) 書式

```
module and_comb_tb2();
     SA, SB;
wire SY;
and comb and comb(.A(SA), .B(SB), .Y(SY));
initial begin
     SA = 0; SB = 0;
#100 SA = 1: SB = 0:
#100 SA = 0; SB = 1;
#100 SA = 1: SB = 1:
#100 $finish;
end
initial begin
#50 $display("A=%b B=%b Y=%b", SA, SB, SY);
#100 $display("A=%b B=%b Y=%b", SA, SB, SY);
#100 $display("A=%b B=%b Y=%b",SA,SB,SY);
#100 $display("A=%b B=%b Y=%b", SA, SB, SY);
end
endmodule
module and_comb ( A, B, Y);
                                  出力結果
input A,B;
output Y;
                                      A=0 B=0 Y=0
                                      A=1 B=0 Y=0
assign Y = A & B:
                                      A=0 B=1 Y=0
                                      A=1 B=1 Y=1
endmodule
```

(d) テストベンチ全体の記述例と表示例

#### 図2 システム・タスク\$display の使い方

Verilog HDLでテキストを入力したり出力したりするためには,システム・タ スク \$display を使う.

> variable 変数名 : line; (a) 書式

variable LO: line:

(b) 記述例

# 図3

line **変数** 


1行分のテキスト・データを蓄え るための変数である.

library STD; use STD.TEXTIO.all:

(c) TEXTIO パッケージの呼び出し

は,まず1行ごとのテキスト・データを蓄えます.1行分 のテキスト・データを蓄えるための変数を line 変数とい います.

図3(a)と図3(b)にline変数の宣言の書式と記述例を



(e)特殊文字

示します.また,line変数を使うには,STDライブラリ の TEXTIO パッケージが必要です[図3(c)].

# ● プロシージャ write

write は line 変数に値を代入するプロシージャ(関数, もしくはサブプログラムのようなもの)です.writeは VHDL の標準仕様に組み込まれています.

また write で std\_logic や std\_logic\_vector を扱う場合 には, std\_logic\_textioパッケージを呼び出す必要がありま す(図4).

#### ● プロシージャ writeline

writeline は line 変数に格納された値を,標準出力, もしくはファイルに出力するプロシージャです.図5に




図4 プロシージャ write

line 変数に値を代入する.




図5 プロシージャ writeline

line 変数に格納された値を標準出力に出力する.

writeline を使って標準出力に出力するための書式と記述 例を示します. 各プロシージャはprocess 文の中に書くこ とができます(図6).

### ● string 型変数

図6の記述例には, stringという変数があります.プ ロシージャ write の引き数には,直接文字列を与えられま せん.そこで,文字列を出力したい場合には,文字列 (string)型の変数を宣言し、これに文字列を代入して、こ の変数をプロシージャ write の引き数にします(図7).

# 2. テストベンチへの適用

あなたが作るテストベンチの検証対象の回路は,ほとん どが順序回路(フリップフロップなどの記憶素子を含む回 路)となります注1.順序回路の出力は,クロック信号に同 期して変化する(主にクロックの立ち上がりで変化する)の で、出力信号が期待通りかどうかは、1サイクル(クロック





図6 VHDL による標準出力のための記述例と動作

叉 7

プロシージャ write と writeline は process 文の中に書くことができる.



信号1周期)に1回確認すれば十分です.

#### ● どこでデータを取るか

図8(a)において,検証対象の回路は,クロック信号 CLKの立ち上がりで動作しています.信号RST\_XとEN はテスト入力, CNT4は検証対象回路の出力とします.


ここではデータ(信号の値)を取るタイミングは,クロッ クの立ち上がりから1サイクルの10%程度前にしています. 指定されたタイミングでデータを取ると,図8(b)のように なります.クロック信号CLKは,常に同じ周期で1'と1'と10' を繰り返しているだけなので,データは取っていません.

本来RTL(Register Transfer Level)シミュレーション では遅延がないので、同じ周期の中であればどのタイミン グでデータを取っても同じ(クロックの立ち上がりを除く) です.

注1 本連載の第1回(本誌 2007年5月号, pp.70-79)でも説明したように, 実際の開発では、ある程度まとまった機能プロック(数千ゲートから数十万ゲート)ごとにテストベンチを作る、従って、検証対象の回路 が組み合わせ回路だけということは極めて稀である. なお, 本稿では テストベンチの解説に主眼をおいているので,全体を把握しやすくす るために検証対象の回路を極めて小さくしている。

ただし,ゲート・レベル・シミュレーションでは,各 ゲートやセルに遅延が付加されるので,値が安定するのは クロックの立ち上がり直前になります(図9).

データをクロックの立ち上がり直前で取るようにしてお けば, RTL シミュレーションでもゲート・シミュレーショ ンでも,同じ周期のデータを同じタイミングで取れるので, 結果を比較しやすく,同じテストベンチを使い回せます.



(a) タイミング・チャート

RST_X	EN	CNT4
0	0	0
1	1	0
1	1	1
1	1	2

(b) 出力結果

図8 データを取るタイミング(RTLシミュレーション時) クロックの立ち上がりから1サイクルの10%程度前にする.




図9 データを取るタイミング(ゲート・レベル・シミュレーション時) ゲート・レベル・シミュレーションでは, 各ゲートやセルに遅延が付加され るので,値が安定するのはクロックの立ち上がり直前になる.

# 3. 標準出力を使ったテストベンチの実際

# ● 4 ビット・カウンタのテストベンチに標準出力を追加

# Verilog HDL

リスト1は,連載第2回(本誌2007年8月号,pp.116-124)で作った4ビット・カウンタのテストベンチに,標準 出力のための記述を加えたものです(p.129のコラム 「`timescale」を参照).

テストベンチの中には,テスト入力のためのinitial文 と、標準出力のための initial 文があります、これらは並 行して実行されます.

後者では、パラメータ STROBE でデータを取るタイミン グを調整した後(最初の\$displayが,クロックの立ち上

## リスト1 標準出力を用いた4ビット・カウンタのテストベンチ (Verilog HDL)

```
`timescale 1 ns / 100 ps -
                                コラム参照
module counter tb;
parameter CYCLE
                     = 100:
parameter HALF CYCLE = 50;
parameter DELAY
                     = 10:
                                 ´データを取るタイミングを`
parameter STROBE
                     = 90;
                                パラメータ化
           RST X, CLK, COUNTON;
wire [3:0] CNT4;
integer
counter counter(.CLK(CLK), .RST_X(RST_X),
                .COUNTON (COUNTON), .CNT4 (CNT4));
always begin
             CLK = 1'b1:
  #HALF_CYCLE CLK = 1'b0;
  #HALF_CYCLE;
end
initial begin
  RST X =1'b1: COUNTON = 1'b0:
  #DELAY;
  #CYCLE
             RST X
                     = 1'b0;
  #CYCLE
             RST X
                     = 1'b1:
  #CYCLE
             COUNTON = 1'b1;
  #(15*CYCLE)
             RST_X
                     = 1'b0:
  #CYCLE
             RST X
                       1'b1;
                                              が行して
  #(5*CYCLE)
             COUNTON = 1'b0;
                                              実行
  #CYCLE
              COUNTON = 1'b1;
  #(6*CYCLE)
             COUNTON = 1'b0;
  #(2*CYCLE)
             RST_X
                     = 1'b0;
  #CYCLE
             RST_X
                     = 1'b1;
  #CYCLE
             COUNTON = 1'b1;
  #(5*CYCLE)
             Sfinish:
                                   (標準出力のための記述)
end
               タイミング調整
initial begin
  #STROBE:
  for(I=0;I<40;I=I+1)begin</pre>
    $display("RST X=%b", RST X,
       COUNTON=%b", COUNTON, " CNT4=%h", CNT4)
    #CYCLE;
                    $displayの実行と
  end
                     1サイクルの遅延を
                    40回繰り返す
endmodule
```

がりから1/10サイクル程度前に,呼び出されるように調整 した後), for 文を使って1サイクル(クロック信号1周期) に1回, \$display を実行しています.

# **■** VHDL

2117

リスト2は,連載第2回で作った4ビット・カウンタの テストベンチに標準出力のための記述を加えたものです.

テストベンチの中にはクロックの生成、テスト入力の生 成と、標準出力の三つのprocess 文があり、これらは並行 して実行されます.

標準出力の process 文の中では、定数 STROBE でデータ を取るタイミングを調整した後(最初のライン変数への値 の格納が,クロックの立ち上がりから1/10サイクル程度前 に, 実行されるように調整した後), for 文を使って1サイ クル(クロック信号1周期)に1回,標準出力への出力を実 行しています.

#### ● 標準出力による結果の確認

リスト1やリスト2のテストベンチでシミュレーション を実行すると,テストベンチ,検証対象回路とも正しく記 述できている場合には、標準出力に図10のような文字が 出力されます.これを参考にすれば,波形を見なくてもバ グ解析ができるようになります.

なお,正しい値が出力されなかった場合,テストベンチ か検証対象回路にバグがあることになります.この場合, 図11のようにバグ解析を進めます.

まず,テストベンチからバグがないか確認を始めます. 本来の検証は、テストベンチのバグが取り去られ、疑うべ

きは回路だけにしてから始めます、テストベンチにバグが あるうちは,回路の検証はできないので,最初にテストベ ンチを完ぺきにしておく必要があります.

図12に,バグ解析における最悪のケースを示します




図10 標準出力による結果の確認

図Α


述例

リスト1やリスト2のテストベンチでシミュレーションを実行すると,標準 出力にこのような文字が出力される.

# timescale コラム 本文で示したリスト1の先頭にある `timescale は,シミュレー ション時刻の単位付けをしています. `timescaleの書式を図Aに示 します.

実はRTLシミュレーションでは遅延を付加しないので、この記述 は必要ありません.必要となるのは,ゲート・レベル・シミュレー ションからということになります.

なお,この記述は最初に読み込むファイルの先頭(普通はテストベ ンチ)にのみ(シミュレーションで使用するファイル全体で1カ所のみ) に記述します.この記述は一度設定すると,読み込むすべてのファイ ルに有効になります.




#### リスト2 標準出力を用いた4 ピット・カウンタのテストベンチ (VHDL)

```
library IEEE,STD; →
                                  STDライブラリの宣言
use IEEE.std_logic_1164.all;
use STD.TEXTIO.all:
use IEEE.std logic textio.all;
                                     TEXTIO
entity counter tb is
                                     {\tt std\_logic\_textio}{\cal D}
end counter tb:
                                    パッケージ呼び出し
architecture SIM of counter tb is
component counter
   port (CLK,RST_X,COUNTON : in std_logic;
                       : out std_logic_vector(3
                                            downto 0));
end component;
  constant CYCLE
                            : Time := 100 ns;
                            : Time := 50 ns;
: Time := 10 ns;
  constant HALF CYCLE
  constant DELAY
                      : Time := 90 ns;
  constant STROBE
  signal CLK,RST_X,COUNTON : std_logic;
  signal CNT4
                            : std logic vector(3
                                             downto 0):
                             <sup>(</sup>データを取るタイミングを<sup>`</sup>
begin
                             定数化
ucounter : counter port map (
  CLK => CLK
RST_X => RST_X
  COUNTON => COUNTON,
        => CNT4
  CNT4
process begin
  CLK <= '1'; wait for HALF_CYCLE;
CLK <= '0'; wait for HALF_CYCLE;
end process;
process begin
  RST X <='1'; COUNTON <= '0';
  wait for DELAY:
  wait for CYCLE:
                        RST X
                               <= '0';
                        RST X
                               <= '1';
  wait for CYCLE:
                        COUNTON <= '1';
                                                  が 並行して
  wait for CYCLE:
  wait for (15*CYCLE); RST_X <= '0';</pre>
                                                 実行
  wait for CYCLE;
                        RST X
                                <= '1';
  wait for (5*CYCLE); COUNTON <= '0';</pre>
  wait for CYCLE;
                       COUNTON <= '1';
  wait for (6*CYCLE); COUNTON <= '0';</pre>
  wait for (2*CYCLE); RST_X <= '0';
wait for CYCLE; RST_X <= '1';</pre>
  wait for CYCLE;
  wait for CYCLE;
                        COUNTON <= '1';
                                             標準出力の
  wait for (5*CYCLE); assert false;
                                             ための記述
end process;
process
  variable LO : line;
  variable S6 : string(1 to 6);
                                    (タイミング調整)
  variable S9 : string(1 to 9);
  wait for STROBE: -
  for I in 0 to 39 loop
    S6 := "RST_X="; write(LO,S6); write(LO,RST_X);
S9 := "COUNTON="; write(LO,S9);
    write(LO,COUNTON);
    S6 := " CNT4="; write(LO,S6); hwrite(LO,CNT4);
    writeline(output,LO);
    wait for CYCLE; -
  end loop;
  wait;
                    ライン変数へ1行の出力データを格納,
end process;
                    標準出力への出力と1サイクルの遅延を
end SIM;
                    40回繰り返す
configuration cfg_counter_tb of counter_tb is
  for SIM
  end for:
end cfg_counter_tb;
```

(p.131のコラム「観察方法によるバグの例」も合わせて参 照). このようにならないよう気をつけましょう.

#### ● 標準出力のための文法

これまで、基本的な標準出力のための文法を解説してき ました.この項ではここまで登場しなかった文法をまとめ て解説します.






図11 パグ解析の手順

最初にテストベンチを完ぺきにしておく必要がある.



このようにならな いよう気をつける *ت*ح.

```
・出力がおかしい.
・観察方法を確認しよう.
・観察方法にミスはなかった,回路を確認しよう.
・出力ポートから入力ポートまでたどったが
ミスはなかった.入力信号を確認しよう.
                  すごく時間
・入力信号が間違っていた.
                  がかかる
```

\$displayの記述例



\$writeの記述例



(b) \$write

### 図13 \$display と\$write の出力の違い

\$write の引き数は\$display とまったく同じだが,出力結果の行末に改行がない.

# Verilog HDL

2117

### ● システム・タスク \$write

システム・タスク \$write の引き数の形式は, \$display とまったく同じです.\$displayとの差は,行末に改行が ないことです.

図13に, \$display と \$write の出力の差を示します.

# ● システム・タスク \$strobe

システム・タスク \$strobe も引き数の形式は, \$dis

play とまったく同じです. \$display との差は非常に分か りにくいのですが、\$displayが呼び出されたそのときの 信号の値を出力するのに対して, \$strobe は同じ時間で発 生するすべての代入が終わってから出力します.

図14に, \$display と\$strobe の出力の差を示します.

#### ● システム・タスク \$monitor

システム・タスク \$monitor も引き数の形式は,\$dis play とまったく同じです. ただし, \$monitor は一度呼び

# 観察方法におけるバグの例

#### ● 1サイクルの遅延の書き忘れ

## Verilog HDL


リストB-1 は,1サイクルごとに信号の値を取るための遅延を書き 忘れてしまった例です.この場合,シミュレーション時間90ns時点 で, \$display の文を40回呼び出します.シミュレーション自体は 4010nsまで進みますが,標準出力には90ns時点の信号の値しか表示 されません。

リストB-2はfor文のステートメントをbegin ~ endで囲うのを 忘れた例です, 結果は**リスト**B-1と同じです.


# **■** VHDL

リストB-3 は, 1 サイクルごとに信号の値を取るための遅延を書き 忘れてしまった例です.この場合,シミュレーション時間90ns時点 で,ライン変数への信号の値の格納と標準出力への出力を,40回行い ます、シミュレーション自体は4010nsまで進みますが、標準出力に は90ns 時点の信号の値しか表示されません.


## リストB-1 1 サイクルごとに信号の値を取るための遅延を書き忘れ てしまった場合の例( Verilog HDL )



# リストB-2 ステートメントをbegin ~ end で囲うのを忘れた例 (Verilog HDL)



リストB-3 1 サイクルごとに信号の値を取るための遅延を書き忘れ **てしまった例(VHDL)** 






図14 \$display と\$monitor の出力の違い

\$strobe は同じ時間で発生するすべての代入が終わってから出力する.




図15 \$display と\$strobe の出力の違い

\$monitorは一度呼び出されると,指定された信号が変化するたびに表示を 行う。

出されると、指定された信号が変化するたびに表示を行い ます.

図15 に, \$display と \$monitor の出力の差を示します.

# **■** VHDL

#### ● プロシージャ hwrite


プロシージャ hwrite の引き数の形式は, write とまっ たく同じです.ただし,表示が16進数になります.また, 引き数となる信号のビット幅は4の倍数でなければいけま せん.

### ● プロシージャ owrite

プロシージャ owrite の引き数の形式は, write とまっ たく同じです.ただし,表示が8進数になります.また, 引き数となる信号のビット幅は3の倍数でなければいけま せん.

リスト3 に, hwrite と owrite の記述例と出力を示しま す.

#### リスト3 hwrite とowrite の記述例



### ● まとめ

今回は波形以外のシミュレーション結果の確認方法とし て,標準出力による確認方法とその文法を紹介しました. ただし, どちらの方法もシミュレーション実行直後に, 内 容を確認しなければ、結果は消えてしまいます、

実設計においては,回路の完成までに何度もシミュレー ションを行い, その結果をテキスト・ファイルに保存して おくという手法をとるのが普通です、結果をテキスト・ ファイルに保存するための文法は,標準出力のための文法 と非常に似通っています、今回の標準出力のための文法が しっかり理解できれば、ファイルで残す手法も簡単に利用 できます.

次回は標準出力のための文法を元に、ファイル出力のた めの文法を中心に紹介します

# やすおか・たかし (株)エッチ・ディー・ラボ

# <筆者プロフィール> ・

安岡貴志. 東京理科大学 理工学部 数学科卒業. 前職のデザイ ンセンターでは,3年間 Verilog HDL による ASIC 開発に携わ る.2002年にエッチ・ディー・ラボに入社し, Verilog HDL, VHDL, SystemCによる開発に従事するほか,同社のトレーニ ング講師を務める.